상세보기

•	Full Text Download (및 마이폴더저장) (및 마이폴더보기
(54)	SYSTEM AND METHOD FOR GENERATING RANDOM NUMBERS

(19) 국가 (Country): JP (Japan)

⊌ (13) 문헌종류 (Kind of Document):

■ (11) 공개변호 (Publication Number): 2003-122560 (2003.04.25) ▶ 日本語/한글(JP)

> ▶현재진행상태보기 A (Unexamined Publication)

 (21) 출원번호 (Application Number) : 2001-319460 (2001.10.17) ■ (75) 발명자 (Inventor): MASANA YOSHIHIRO

≥ (73) 출원인 (Assignee): OKLELECTRIC IND CO LTD

대표출원인명: OKI ELECTRIC INDUSTRY CO., LTD. (A00535)

 (57) 요약 (Abstract): PROBLEM TO BE SOLVED: To provide a system and a method for capable of generating highly irregular random numbers without cau

consumption and an increase in chip size


SOLUTION: This random number generating system comprises a rai for generating random numbers and a signal line 201 for transmitti installed on the outside of the random number generator 202. The ra comprises a first shift resister 203, a second shift resister 204, and logically operating an output from the first shift resister 203 and data line 201 and inputting the operated results to the second shift res data transmitted to a function block installed on the outside of the ra-

are utilized to generate the random numbers.

COPYRIGHT: (C)2003 JPO

대표도면 :

PAJ DOC 페이지 2 / 2



■ (51) 국제특허분류 (IPC):

« Fi:

• 테마코드:

F8:

≋ (30) 우선퀀번호 (Priority Number):

WIPS 패밀리

본 특허를 우선권으로 한 특허 :

G06F-007/58 ; G06K-019/07

G06F-007/58 A G06K-019/00 N

5B035

5B035: AA00 BB09 BC00 CA11

0000. AA00 DD09 DC00 CA1

EP 1304613 A2 (2003.04.23) EP 1304613 A3 (2003.04.23) US 20030074380 A1 (2003.04.17)

№ WIPS 패밀리 보기)

Full Text Download



□ 개億日:02-726-1100 | 融Δ:02-362-1289 | 埔貿,help@wips.co.kr Copyright©1998-2009 WIPS Co.Ltd. All rights reserved.

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2003-122560 (P2003-122560A)

(43)公開日 平成15年4月25日(2003.4.25)

(51) Int.Cl.7		徽別記号	F I	ŋ-マユート*(参考)
G06F	7/58		G06F 7/58	A 5B035
G06K	19/07		G 0 6 K 19/00	N

審査請求 未請求 請求項の数22 OL (全 8 頁)


(21)出顯番号	特願2001-319460(P2001-319460)	(71)出願人	000000295
(22) 掛瞬日	平成13年10月17日(2001, 10, 17)	(72)発明者 (74)代理人 ドターム(参	神甄红:葉株式会社 東京都部以港/門1丁目7番12号 正名 劳弘 東京都部及港/門1丁目7番12号 十頭気 工業株式会社内 100099083 弁聖士 大河 緑治 寿) 58035 AAO0 8809 BC00 CA11

(54) 【発明の名称】 乱数発生システム及び乱数発生方法

(57) 【要約】

【目的】 消費電流の増大及びチップサイズの拡大を招 くことなく、不規則性の高い乱数を発生する乱数発生シ ステムおよび乱数発生方法を提供する。

【構成】 本発明に係る乱数発生システムは、乱数を発 生する乱数発生器202と、乱数発生器202の外部に設けら れた機能プロックにデータを送信する信号線201とを有 する。乱数発生器202は、第1のシフトレジスタ203と、 第2のシフトレジスタ204と、第1のシフトレジスタ203の 出力と信号線201により送信されるデータとを論理演算 して、第2のシフトレジスタ204に入力する論理演算回路 205とを有し、乱数発生器202の外部に設けられた機能ブ ロックに送信されるデータの値を利用して乱数を発生す



【特許請求の範囲】

【請求項1】 乱数を発生する乱数発生器を有し、

前記乱数発生器は、前記乱数発生器の外部に設けられた 機能ブロックに送信されるデータを利用して乱数を発生 することを特徴とする乱数発生システム。

【請求項2】 前記乱数発生器は、第1のシフトレジス

第2のシフトレジスタと、

前記第1のシフトレジスタから出力されたデータと、前 記乱数条生器の外部に設けられた機能プロックに送信さ れるデータとの論理演算を行い、演算結果を前記第2の シフトレジスタに出力する論理演算回路とを有すること を特徴とする請求項記載の乱数発生システム。

【請求項3】 ICカードに搭載されることを特徴とする 請求項1若しくは2記載の乱数発生システム。

[請求項4] 前記私数発生糖の外部に設けられた機能 ブロックに送信されるデータは、「Cカードと「Cカードリ ードライタとの間で送受信されるデータであることを特 徴とする請求項3に配載の私数発生システム。

【讃求項 5】 前記乱数免生器の外部に設けられた機能 ブロックに送信されるデータは、記憶装置上接続された データバスにより送信されるデータであることを特徴と する請求項(から3のいずれか一つに記載された乱数発生 システム。

【請求項6】 前記機能ブロックは、中央演算処理装置 であることを特徴とする請求項1から5のいずれか一つに 記載された乱数発生システム。

【請求項7】 データ格納部を有する中央演算処理装置

前記データ格納部に格納されたデータに基づいて乱数を 発生する乱数発生器とを有することを特徴とする乱数発 キシステム。

【請求項8】 前記乱数発生器は、第1のシフトレジスタと、

第2のシフトレジスタと、

前配第1のシフトレジスタから出力されたデータと、前 記データ格納部に格納されたデータとの論理演算を行 い、演算結果を前記第2のシフトレジスタに出力する論 理演算回路とを有することを特徴とする請求項7配載の 私数発生システム。

【請求項9】 前記データ格納部は、アキュムレータで あることを特徴とする請求項7若しくは8記載の乱数発生 システム。

【請求項10】 前記データ格納部は、汎用レジスタで あることを特徴とする請求項7若しくは8記載の乱数発生 システム。

【請求項11】 前記データ格納部は、プログラムステ ータスワードであることを特徴とする請求項7若しくは8 記載の乱数発生システム。

【請求項12】 ICカードに搭載されることを特徴とす

る請求項7から11のいずれか一つに記載された乱数発生 システム。

【請求項13】 乱数発生器に初期値を設定するステップと.

前記乱数発生器の外部において使用されるデータに基づいて、前記乱数発生器において乱数を発生するステップとを有することを特徴とする乱数発生方法。

【請求項14】 ICカードに搭載される乱数発生システムにおいて行われることを特徴とする請求項13記載の乱数発生方法。

【請求項15】 前記データは、ICカードとICカードリ ードライターとの間で送受信されるデータであることを 特徴とする請求項I4記載の乱数発生方法。

【請求項16】 前記データは、記憶装置に接続された データバスにより送信されるデータであることを特徴と する請求項13若しくは14記載の乱数発生方法。

【請求項17】 前記データは、中央演算処理装置のデータ格納部に格納されたデータであることを特徴とする 請求項13若しくは14記載の乱数発生方法。

【請求項18】 前記データ格納部は、アキュムレータ であることを特徴とする請求項17記載の乱数発生方法。 【請求項19】 前記データ格納部は、汎用レジスタで あることを特徴とする請求項17記載の乱数発生方法。

【請求項20】 前記データは、プログラムステータス ワードであることを特徴とする請求項17記載の乱数発生 方法。

[請求項21] 前記初期値は、予め発生しておいた乱 数であることを特徴とする請求項13から20のいずれか一 つに記載された乱数発生方法。

【請求項22】 前記初期値は、中央演算処理装置のデータ格納部に格納されたデータであることを特徴とする 請求項13から20のいずれか一つに記載された乱数発生方 法

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は乱数発生システム及 び乱数発生方法に関するものである。

[00002]

(従来の抗精) 図5に従来の乱数発生システムを示す。 建来の乱数発生ンステムとしては、発師フィードバック シフトレジスタ(以下、LFSRという。)を用いたものが 如られている。LFSRを用いた使来の乱数発生器は、nig のシフトレジスタ(Sin. Si-2-v. Si-nb 501と、タップ 列(G)(2, …, G) 502と、排他的論理和(500) 回路群5 03とから根板される。

【0003】シフトレジスタ501は、予め設定されている初期値データをクロック信号のIKに同期して1ビットずつ左へシフトさせる。タップ列502の01、c2...、Cnは、予 "0"又は "1" に設定される。n股のシフトレジスタ501のSi-1、Si-2.....Si-nの値のうち、Ck=1 (1ck(n)

ここで、出力Siは

(Si-1 · C1) ⊕ (Si-2 · C2) ⊕ · · · ⊕ (Si-n · Cn)

の演算結果である。そして、このSiがシフト動作により シフトレジスタ701のSi-1にフィードバック入力され

【0004】この従来の乱数発生器による乱数発生の手 順は以下の通りに行われる。但し、手順(2)及び手順 (3) は同時に行われる。

手順(1):シフトレジスタ501に初期値を設定する。 手順(2):各レジスタSi-1乃至Si-nは与えられた値を 左にシフトする。

手順(3)予め"0"又は"1"に設定されたタップ列 502に従って

【外2】

 $Si-1 \cdot C1 \oplus Si-2 \cdot C2 \oplus \cdots \oplus Si-n \cdot Cn$ を計算し、最右端のレジスタSi-1にフィードバック入力 する。ここで、演算子 *・** は積を表し、 [443]

"⊕"

は排他的論理和 (XOR) を表す。

手順 (4) : 1ビットの利数が必要な場合はSiを使用 し、複数ピットの乱数が必要な場合はシフトレジスタ50 1の各レジスタから必要なビット分の値を出力して使用 する。

[0005]

【発明が解決しようとする課題】しかしながら、この後 来の乱数発生器は、シフトレジスタ501の段数nと、予め 設定されたタップ列502の値とにより、発生する乱数の 周期が決定する。その結果、従来の乱数発生器では、同 一の初期値が設定された場合、同一のタイミングに同一 の乱数を発生し、このような構成では、不規則な乱数を 得ることが難しかった。

[0006]

【課題を解決するための手段】この発明に係る利数発生 システムは、前述の課題を解決するためになされたもの であり、その代表的なものは、乱数を発生する乱数発生 器を有し、この乱数発生器は、乱数発生器の外部に設け られた機能ブロックに送信されるデータを利用して乱教 を発生することを特徴とする。

[0007]

【発明の実施の形態】以下、本発明に係る乱数発生シス テムはICカードに搭載されるものとして説明する。 【0008】 「第1の実施の影響] 本発明の第1の実施の

形態に係る利物発生システム及び利数発生方法について 説明する。まず、ICカードに搭載される半導体集積回路 について図1を用いて説明する。図1は、ICカードに搭 載される一般的な半導体集積回路を示すブロック図であ る。ICカードは、ICカードリードライタとデータ等の将 受を行うコンタクト部101と、ICカードに搭載される半 導体集積回路全体を制御する制御部102と、この制御部1 02が実行する制御プログラム等が格納される時み出し車 用メモリ (以下、ROMという。) 103と、制御部102が制 御プログラムを実行する際に用いる書き込みと読み出し が可能なメモリ (以下、RAMという。) 104と、取り引き データ等主に可変するデータが格納される電気的に書き 換え可能なROM (以下、EEPROMという。) 105と、 私数を 発生する乱数発生器106と、データバス107とから構成さ れる。

【0009】コンタクト部101は、ICカードリードライ タの電源回路(図示せず。)から電源電圧及び接地電圧 が供給される電源電圧端子VDD及び接地電圧端子GNDと、 ICカードリードライタのクロック回路(図示せず。)か らクロック信号が供給されるクロック端子CLKと、ICカ ードリードライタのリセット回路(図示せず。) からり セット信号が供給されるリセット端子RESと、ICカード リードライタのデータ入出力回路(図示せず。) からの シリアルデータが入力され、ICカードの制御部102から のデータをシリアルデータとしてICカードリードライタ の入出力回路へ出力するデータ入出力端子SIOとから様 成される。

【OO10】制御部102は、QPUであり、コンタクト部10 1から電源電圧、接地電圧、クロック信号、リセット信 号、データが入力され、コンタクト部101のデータ入出 力端子SIOヘデータを出力する。

【0011】乱数発生器106は、データバス107を介して 制御部102及び記憶装置 (ROM103、RAM104、EEPROM105) と接続される。この乱数発生器106において発生される 乱数は、ICカードとICカードリードライタとの間で行わ れる暗証解読や、データパス107におけるスクランブル 伝送に用いられる。

【0012】ICカードとICカードリードライタとの間で は、ICカードのデータ入出力端子(以下、SIO端子とい う。)とICカードリードライタのデータ入出力回路とを 介してシリアルデータの授受が行われる。このデータ は、取り引き情報等であり、乱数発生器の外部、例えば CPU等に送信され処理されるデータである。ICカードと 外部機器であるICカードリードライタとの間で行われる データの授受は、調歩同期で行われるため、シリアルデ ータは、非同期のタイミングで変化する。また、ICカー ドとリードライタとの間で授受されるデータ内容が異な ると、当然、このシリアルデータパターンは変化する。 本実施の形態は、このシリアルデータに基づいて、乱数 を発生するものである。

【0013】図2は、本発明の第1の実施の形態の構成を 示す同路関である。本家施の影能に係る乳粉発生システ ムは、信号線201と、信号線201のデータを利用して乱数 を発生する乱数発生器202とから構成される。

【0014】信号線201は、機能ブロックに接続され る。機能ブロックとは、CPU若しくは記憶装置 (ROM, RA M、EEPROM)等である。これらCPUや記憶装置は、本発明 に係る乱数発生システムのために新たに設けられたもの ではなく、一般的にICカードに搭載されるものである。 信号線201により送信されるデータは、ICカードとICカ ードリードライタとの間で送受信されるシリアルデータ である。

【0015】 乱数発生器202は、線形フィードパックシ フトレジスタ (LFSR) を用いたものである。この利効発 生器202は、クロック信号GLKに同期して予め設定されて いる初期値データを左に1ビットずつシフトさせる第1の シフトレジスタ203及び第2のシフトレジスタ204と、信 号線201により送信されるデータ、すなわちICカードのS 10端子を介してICカードリードライタとの間で送受信さ れるシリアルデータと、第1のシフトレジスタ203の出力 との論理演算(排他的論理和)を行い、その演算結果を 第2のシフトレジスタ204に入力する論理演算回路 (XOR 回路) 205と、第1のシフトレジスタ203のレジスタBit2 の出力と第2のシフトレジスタ204の出力との論理演算を 行い、その演算結果Sjを第1のシフトレジスタ203にフィ ードバック入力する論理演算回路 (XOR回路) 206とから 構成される。

【0016】本実施の形態では、第1のシフトレジスタ2 03を、レジスタBit1乃至レジスタBit3の3ピット構成と し、第2のシフトレジスタ204を、レジスタBit4万至レジ スタBit8の5ピット構成としているがこれに限られるも のではない。また、本実施の形態では、第1のシフトレ ジスタ203のレジスタBit2の値と、第2のシフトレジスタ 204のレジスタBit8の値との論理演算(排他的論理和) 結果Siを第1のシフトレジスタ203にフィードパック入力 しているが、これに限られるものではなく、レジスタBi t1万至レジスタBit8の任意かつ複数のレジスタからの出 力を論理演算して、その演算結果を第1のシフトレジス タ203にフィードバック入力させてもよい。

【0017】次に、本実施の形態に係る乱数発生システ ムにおける乱数発生方法について説明する。この本実施 の形態に係る乱数発生システムにおける乱数発生の手順 は以下の通りに行われる。但し、手順(2)~手順 (4) は同時に行われる。

手順(1):第1のシフトレジスタ203及び第2のシフト レジスタ204に初期値データを設定する。 手順(2):各レジスタは、与えられた値をクロック信 号CLKに同期して順次左へ1ビットずつシフトさせる。 手順(3):論理演算回路(XOR回路)205は、第1のシ フトレジスタ203の出力と、信号線201により送信される

データ (SIO端子を介してICカードリードライタとの間) で送受信されるシリアルデータ) との論理演算(独価的 論理和)を行い、その演算結果を第2のシフトレジスタ2 04に入力する。

手順(4):論理演算回路(XOR回路)206は、第1のシ フトレジスタ203のレジスタBit2の出力と、第2のシフト レジスタ204の出力との論理演算(排他的論理和)を行 い、その演算結果Siを第1のシフトレジスタ203にフィー ドバック入力する。

手順(5):1ビットの乱数が必要な場合はSiを使用 し、複数ビットの乱数が必要な場合は第1のシフトレジ スタ203及び第2のシフトレジスタ204の任意のレジスタ から必要なビット分の値を出力して使用する。 【0018】手順(1)において、第1のシフトレジス タ203及び第2のシフトレジスタ204に設定される初期値 には、前回ICカードを使用した時に発生し記憶装置に格 納しておいた乱数を用いる。

【0019】また、手順(1)において、第1のシフト レジスタ203及び第2のシフトレジスタ204に初期値を短 定する手段としては、乱数発生器202の周辺に設けられ た中央演算処理装置のデータ格納部に格納されたデータ を用いることも可能である。

【〇〇2〇】以上説明したように、本実施の形態に係る 乱数発生システムは、乱数発生器の外部に殴けられた機 能ブロック(中央演算処理装置若しくは記憶装置)に送 信され使用されるデータ、例えば、ICカードとICカード リードライタとの間で送受信されるシリアルデータと、 第1のシフトレジスタ203の出力との論理演算を行い、そ の油草結果を第2のシフトレジスタ204に入力することに より、不規則性の高い乱数を発生することができ、か つ、乱数発生器202の外部に新たな回路を設けないた め、消費電流の増大及びチップサイズの拡大を回避する ことができる。

【0021】 [第2の実施の影態] 次に、本発明の第2の 実施の影態係る乱数発生システムについて図3を参照し て説明する。図3は、本発明の第2の実施の影態に係る乱 数発生システムの構成を示す回路図である。本実施の形 態に係る乱数発生システムにおいて、図2に示す第1の 実施の形態に係る乱数発生システムと異なる点は、図2 における信号線201が信号線 (データバス) 301に変更さ れている点である。その他の回路構成は、図3に示す第1 の実施の形態に係る乱数発生システムと同一であるため 同一の符号を付して説明する。

【0022】データバス301は、本発明により新たに設 けられたものではなく、従来からICカードに搭載される 機能プロック間に設けられているデータバスである。こ こで、機能ブロックとは、CPUや記憶装置であるROM、RA M. EEPROM等である。

【0023】これら機能ブロック間を接続するデータバ ス301により送信されるデータは、CPUがROM、RAM、EEPR タバスにより送信されるデータは、クロック信号に同期 して送信されるものであるが、各記憶装置 (RDM、RDM、 にEPPのM等) のアクセスタイムがそれぞれ異なることによ り、データバス上のデータバターンは不規則に変化す る、その結果、データバス301から管理演算回路 (DRP回 路) 2051に入力されるデータの予規則性が落まり、論理 演算回路 (DRP回路) 2055から第2のシフトレジスタ2041に 入力されるデータの不規則性が高まり、

OMにアクセスする度に変化するものである。また、デー

[0024][0カードに接続される乱製発生システムに おける配便装置 (ROM、RAM、EFPROM等)に書き込まれる データ、又は、これら記憶装置から筋み出されるデータ は、各(Dカードごとに異なり、さらには、10カードが使 用される度に変けでもものである。その結果、データ ス301から論理演算回路205に入力されるデータの不規則 性が需まり、換型機算回路205から第2のシフトレジスタ 204に入力されるデータ値の不規則性が需素さこととな

[0025]次に、本実施の形態に係る乱数発生システムにおける乱数発生システムにおける乱数発生が表について設明する。本実施の形態に係る乱数発生システムにおける乱数発生システムにおける乱数発生システムにおける乱数発生が法と数なる点は、手順(3)であるため、手順(3)でのお説明する。

手順(3):論理演算回路(XOR回路)205は、第1のシフトレジスタ203の出力と、信号線(データバス)301により送信されるデータの値との論理演算(排他的論理和方式を行い、その演算結果を第2のシフトレジスタ204に入力する。

[0026] 以上説明したように、本実施の形骸に係る 乱数角生システムは、複数の機能プロック (70中心配値 装置等) 間を接続するデータバスにより送信されるデー 夕の値と、第1のシフトレジスタ203の出力との論理演算 を行い、その演算結果を第2のシフトレジスタ204に入力 することにより、不規則性の高い風を発生するでき でき、かつ、乱致発生器202の外部に新たな回路を設け ないことにより、消費電流の増大及びチップサイズの拡 大を回載することができる。

【0027】 (第30実施の形態) 次に、本発明の第30 実施の形態に係る品数発生システムについて図を参照 して設明する。原は、未発明の第30実施の影態の係る 乱数発生システムの構成を示す回路図である。未実施の 形態に係る乱数発生システムにおいて、図2に示した第 10実施の形態に係る乱数発生システムと集なる自 い実施の形態に係る乱数発生システムと集なる自 いまがいるに係る乱数発生システムと集なる自 いまが、10年間である。こので、10年間である。こので、10年間で がきれたデラインを更されている点である。こので、10401は、 本発明において新たに設けられたものではなく 一般的に10カードに搭載されるものである。その他の回 一般的に10カードに搭載されるものである。その他の回 手模様成は、図2に示す第10実施の影響に係る乱数発生シ ステムと同様であるため同一の符号を付して説明する。
[0028] データ格輪部402は、CPU401におけるアキュムレータ、若しくは、アキュムレータを有しないCPU
であれば高い頻度で演算に使用される汎用レジスタである。このアキュムレータ若しく別用レジスタである。このアキュムレータ若しく知用レジスタでありまたに設けられているものである。

【0029】アキュムレータ(若しくは汎用レジスタ) 402から論無潔原回路(XMR回路)2016に入力されるデー 少は、CPHOIL においてプログラムが処理される度に変化 するデータである。また、このデータは、プログラム処 理の流れが異なる場合や、CPHが流済を行う際に用いた れるデータ、すなわち、外角態器から入力されるデータ や配配線医割から続き出されるデータが異なることにより 変化するものかある。

【0030】 (10カードに搭載される乱放発生システムにおいて、0円2根域するテキュムレータ (第 しくは沢明 レジスタ) 4021年 総輪走れるデータは、外熱機能されるテータ、又は、10カードに構成された配機製造のも誘発が出されるデータ、又は、10カードに構成された配機製造のも誘発が出されるデータ、より変化するものである。その結果、アキュムレータ (古しくは沢明レジスタ) 402から無理清明国語20015人でよりでは、10分割をは、10分割では、10分割では、10分割では、10分割では、10分割では、10分割では、10分割では、10分割では、10分割をは、10分割では、10分割を

[003] 次に、本実施の形態に係る乱数発生システムにおける乱数発生システムにおける乱数発生が表について説明する。本業態の形態に係る乱数発生システムにおける乱数発生システムにおける乱数発生が表と異なる点は、手順(3)であるため、手順(3)でのみ起明する。

手類(3):論理演算回路205は、第1のシフトレジスタ 203の出力と、CPU401のアキュムレータ(若しくは汎用 レジスタ) 402に格納されたデータとの論理演算(排他 的論理和)を行い、その演算結果を第2のシフトレジス タ204に入力する。

「0032」以上説明したように、本実態の形態に係る 乱数発生システムは、CPMのを構成するデータ格熱態 (アキュムレータ若しくは沢用レジスタ)402に格納さ れたデータと、第1のシフトレジスタ203の出力との譲運 演算を行い、その演算結果を第2のシフトレジスタ204に 入力することにより、不規則性の。1至数を発生するこ とができ、かつ、乱数発生器202の外部に新たな回路を 設けないことにより、消費権流の増入及びチップサイズ の拡大を随着することができる。

【0033】 [第4の実施の形態]次に、本発明の第4の 実施の形態に係る乱数発生システム及び乱数発生方法に ついて説明する。

【0034】本実施の形態に係る乱数発生システムにおいて、第3の実施の形態に係る乱数発生システムと異な

る点は、第3の実施の影響におけるアキュムレータ (著 しくはは用用シジスタ) 401が、PSM (プログラムステータ スワード) に変更されている点である。このPSMは、本 発明により新たに設けられたものではなく、従来からの Uに設けられているものである。その他の回路構成は、 図 4に示した第3の実施の影響に係る乱数年とステム と同様である。従って、本実施の影響は、図 4 を参照し で説明する。

[0005] PSMO(2は、PUにおける制御国路内に設けられている。この制知国路は、PSMO(2及びPU内に設けられた命令デコード品果に従って、PU内に設けられたメモリュニット(図示せず、)のデオせず、)及び第14ニット(図示せず、)を研究エニット(図示せず、)を研究エニット(図っせず、)を研究に集物されるデータは、例えば、演算キャリーや0(ゼロ)フラグ等の制御フラグは、CMUのに集めていることにより、模様かつ不規則に変化するしてある。この制御フラグは、CMUのによいてプログラムが処理され、演算処理が行われることにより、模様かつ不規則に変化するしてある。

[0008]本業権の形態では、このP3M20に割り付け られてた制即フラグ、例えば、演算キャリーやのくぜ ロ)フラグ等、著しくはこれら複数の他の漁運実務部果 を論理業質回路205に入力して使用する。施理演算部別果 のは、このP8M2に格納されるデータと繋1のシフ トレジスタ203の出力との絶理漢軍(排他的練習和 を でい、その演集機を考案のシフトレジスタの4に入力す る。このPSMに格納されるデータは、プログラム処理の 流れが異なる場合や、同びが演算処理に用いるデータ、 でなわる、外部を がはかった。 がはまれるデータが異なることにより変化するものである。

[0037] ICカードに搭載される製製発生システムに おけるGPUに設けられたPSMO2に格納されるデータは、 外部機器であるICカードリードライタから供給されるデータ、又は、ICカードに搭載された記憶装置から読み出されるデータにより変化するものである。その結果、PSMO2の冷観理演画部を(MOR回路) 201に入力されるデータ値の不規則性が高まり、論理演算回路205から第2のシフトレジスタ204に入力されるデータ値の不規則性が高まることとなる。

【0038】次に、本実施の形態に係る乱数発生システムにおける乱数発生方法について説明する。本実施の形態に係る乱数発生方法によいな記数発生方法においる乱数発生方法におい

て、第3の実施の形態に係る乱数発生システムにおける 乱数発生方法と異なる点は、手順(3)であり、その他 は第3の実施の形態と同様であるため、手順(3)につ いてのみ説明する。

手順 (3) : 論理演算回路205は、第1のシフトレジスタ 203の出力と、CPU内に設けられたP頭 (プログラムステ ータスワード) 402に格納されたデータの他との論理演 算 (排他的論理和) を行い、その演算結果を第2のシフ トレジスタ204に入力する。

【0039】以上説明したように、本実施の形態に係る 乱教発生システムは、CPUに設けられたデータ格輪部 グ 部: プログラムステータスワート) 4021年続きれたデ ータと、第1のシフトレジスタ203の出力との論理演算を 行い、その演算編集を第2のシフトレジスタ204に入力す ことにより、不規則性の高い記数を発生することができ、かつ、乱数発生器202の外部に新たな回路を設けな いことにより、消費電流の増大及びチップサイズの拡大 を回避することができる。

[0040]

【発明の効果】以上詳細に説明したように、この発明の 代表的なものによれば、乱数を発生する記数発生趣を有 し、この乱数発生器は、乱数発生器の外部に設けられた 機能プロックに適合されるデータを利用して乱数を発生 することにより、消費電流の増大及びチップサイズの拡 大を招くことなく、不規則性の高い乱数を発生すること ができる。

【図面の簡単な説明】

- 【図1】ICカードに搭載される一般的な半導体集積回路 を示すブロック図
- 【図2】本発明の第1の実施の形態に係る乱数発生システムの構成を示す同路図
- 【図3】本発明の第2の実施の形態に係る乱数発生シス テムの構成を示す回路図
- 【図4】本発明の第3の実施の形態に係る乱数発生システムの構成を示す回路図
- 【図5】従来の乱数発生器を示す回路

【符号の説明】

- 201 信号線
- 202 乱数発生器 203 第1のシフトレジスタ
- 204 第2のシフトレジスタ
- 205 206 論理演算回路

【図1】

